]> oss.titaniummirror.com Git - tinyos-2.x.git/commitdiff
msp430 usci: add setIfgTx(), setIfgRx()
authorR. Steve McKown <rsmckown@gmail.com>
Tue, 23 Dec 2014 19:42:27 +0000 (12:42 -0700)
committerR. Steve McKown <rsmckown@gmail.com>
Tue, 23 Dec 2014 19:42:27 +0000 (12:42 -0700)
With upcoming support for DMA transfers with the USCI peripheral,
support for setting the IFG bits will be required.

tos/chips/msp430/usci/HplMsp430UsciReg.nc
tos/chips/msp430/usci/HplMsp430UsciRegP.nc

index 59110c82822bff203894072bf5bc0ba3950bde64..4a61bbbd89bb4f4021f15f207ca8efdc8df33097 100644 (file)
@@ -253,7 +253,9 @@ interface HplMsp430UsciReg {
    * UCxxCTL0 for more information.
    */
   async command bool getIfgRx();
    * UCxxCTL0 for more information.
    */
   async command bool getIfgRx();
+  async command void setIfgRx();
   async command void clrIfgRx();
   async command bool getIfgTx();
   async command void clrIfgRx();
   async command bool getIfgTx();
+  async command void setIfgTx();
   async command void clrIfgTx();
 }
   async command void clrIfgTx();
 }
index 9bbf76d180be3325f331b4eb6ed0f0dce8166142..fcd3c10e0b388e6fc72f3acacff8724055df0ca2 100644 (file)
@@ -306,6 +306,11 @@ implementation
     return READ_FLAG(UCxxIfg, UCxxRXIFG);
   }
 
     return READ_FLAG(UCxxIfg, UCxxRXIFG);
   }
 
+  async command void Registers.setIfgRx()
+  {
+    SET_FLAG(UCxxIfg, UCxxRXIFG);
+  }
+
   async command void Registers.clrIfgRx()
   {
     CLR_FLAG(UCxxIfg, UCxxRXIFG);
   async command void Registers.clrIfgRx()
   {
     CLR_FLAG(UCxxIfg, UCxxRXIFG);
@@ -316,6 +321,11 @@ implementation
     return READ_FLAG(UCxxIfg, UCxxTXIFG);
   }
 
     return READ_FLAG(UCxxIfg, UCxxTXIFG);
   }
 
+  async command void Registers.setIfgTx()
+  {
+    SET_FLAG(UCxxIfg, UCxxTXIFG);
+  }
+
   async command void Registers.clrIfgTx()
   {
     CLR_FLAG(UCxxIfg, UCxxTXIFG);
   async command void Registers.clrIfgTx()
   {
     CLR_FLAG(UCxxIfg, UCxxTXIFG);